Kulicke & Soffa 与 UCLA 合作开发新一代先进封装技术与解决方案
近期，Kulicke & Soffa宣布加强与加州大学洛杉矶分校异构集成与性能扩展中心（UCLA CHIPS）的合作，以提供当今人工智慧（AI）、高性能计算（HPC）和数据中心应用程式所需的经济高效的先进解决方案。
K&S于2016年作为创始会员加入UCLA CHIPS，开发超微间micro-bump互连解决方案。随之实现30µm micro-bump pitch TCB。K&S的TCB制程利用甲酸处理将焊接间距降低到10µm。通过不断创新，并与关键客户合作开发，K&S的TCB 解决方案有助于将异构小芯片封装技术广泛应用到量产，从而实现这一广泛而长期的产业技术变革。
K&S首创的无助焊剂技术不但能解决助焊剂残留问题，还确保了互连集成的完整性。公司高精度TCB产品组合适用于当今市场上大多数矽中介层和3D异构集成应用。此次K&S和UCLA的合作旨在进一步开发能够量产低于5µm焊接间距的铜对铜解决方案。
“先进封装解决方案对于克服节点持续缩小的挑战和扩展封装级电晶体密度至关重要。我们将继续突破技术界限，提供高精度、高良率和高产能的解决方案，这将加速更广泛的行业向异质整合的转变。”Kulicke & Soffa高级副总裁兼首席技术官Bob Chylak表示。
由于成熟的单片技术设计成本和产量挑战不断上升，AI、HPC和数据中心处理器正在向矽中介层和3D异质方法转变。根据市场研究和策略顾问公司Yole Group的数据，2.5D和3D封装产品预计将以约15%的复合年增长率增长，到2028年将超过100亿的数量。
除了向异构集成过渡之外，TCB作为一种已经普及的技术，已在越来越多的半导体元件中使用，如应用处理器、硅光子（SiPh）、CMOS影像感测器、高频宽记忆体（HBM）、处理器-记忆体整合和逻辑-记忆体整合，这为K&S micro-bump互连解决方桉提供了许多长期机会。通过与业界领先的fabless、晶圆厂、IDM和OSAT客户的密切合作，K&S的先进封装解决方案将直接支持这一重大的产业技术转型。
UCLA Samueli专案学院的教授兼UCLA CHIPS主任Subramanian S.Iyer说。“现有的TCB技术已领先于当今的实际应用，我们很高兴能够进一步扩大与K&S的合作，实现下一个里程碑：低于5µm间距。我们期待先进封装的性能的拓展能为未来的元件提供有力支持。”
K&S产品与解决方案执行副总裁Chan Pin Chong表示：“尽管半导体行业一直在追求更复杂的封装方法，TCB仍然是微间距和铜对铜互连工艺的micro-bump领先解决方案。我们通过与UCLA的合作研发，让K&S的micro-bump互连解决方案为快速演变中的半导体产业提供卓越的价值。”
